㈡ 驅(qū)動(dòng)芯片時(shí)序

　　CYT62726內(nèi)部是16位移位寄存器，多顆CYT62726串行數(shù)據(jù)移位，每個(gè)時(shí)鐘周期CLK移送1位數(shù)據(jù)SDI，串行數(shù)據(jù)輸入驅(qū)動(dòng)器開(kāi)/關(guān)控制。施密特緩沖輸入。當(dāng)其中數(shù)據(jù)“1”被寫(xiě)入到SDI的開(kāi)關(guān)控制移位寄存器/時(shí)CLK的上升沿。

　　灰度控制模塊仿真波形圖

　　CLK 串行數(shù)據(jù)移位時(shí)鐘。施密特緩沖輸入，所有的數(shù)據(jù)/關(guān)控制的轉(zhuǎn)變移位是由1位的最高位同步的CLK的上升沿，單路數(shù)據(jù)移位到SD在同一時(shí)間。 CLK的上升沿輸入獲準(zhǔn)后，持續(xù)100ns的上升沿。

　　LE 邊沿觸發(fā)鎖存器。施密特緩沖輸入。當(dāng)前對(duì)應(yīng)移位寄存器中數(shù)據(jù)，在此上升沿?cái)?shù)據(jù)被鎖存。

　　移位鎖存仿真波形圖

　　OE 所有輸出空白。施密特緩沖輸入。當(dāng)OE是低電平時(shí)，所有恒流輸出(OUT0?15)被執(zhí)行。當(dāng)OE= 1，所有恒流輸出控制的開(kāi)關(guān)在數(shù)據(jù)控制數(shù)據(jù)/鎖存狀態(tài)。OE決定執(zhí)行數(shù)據(jù)長(zhǎng)度時(shí)間。

　　這種時(shí)序傳輸方式是，沿用74HC595通用邏輯數(shù)據(jù)傳輸方式，在LED屏幕上已經(jīng)使用了十多年歷史，顯得古老而落伍。LED屏幕亟待新的數(shù)據(jù)傳輸格式，簡(jiǎn)化的、高效的傳輸方式，從而減低設(shè)計(jì)復(fù)雜度，降低設(shè)計(jì)成本和提高屏幕可靠性。

　　數(shù)據(jù)和時(shí)鐘需要協(xié)調(diào)一致，可是在線路設(shè)計(jì)中，數(shù)據(jù)采用串行傳輸，而時(shí)鐘則是并行傳輸，勢(shì)必?cái)?shù)據(jù)延時(shí)會(huì)造成輸出錯(cuò)位。這是4線傳輸格式最大的缺點(diǎn)，數(shù)據(jù)和時(shí)鐘不能很好的同步，級(jí)聯(lián)性較差，控制器成本高。落伍的數(shù)據(jù)傳輸格式，控制器產(chǎn)生灰度等級(jí)，屏幕刷新率低，傳輸數(shù)據(jù)量大，是LED屏幕目前發(fā)展瓶頸。