在晶圓熔融鍵合技術上的最新進展已顯示了它在提升鍵合對準精度上的能力過去的30年中，尺寸縮小和摩爾定律己成為硅平面工藝領域推動成本降低的主要動力。在這期間，主要的技術進步都已在CMOS工藝中獲得了應用。最近的一些技術進展已經變得極其復雜，包括有多重光刻圖形化、新的應變增強材料和金屬氧化物柵介質等。盡管在工程和材料科學上已經取得了這些重大的成就，經常被預測的所謂阻礙半導體產業發展的“紅磚墻”還是很快會再一次出現，需要采取措施來加以應對。事實上，一些半導體供應商指出經濟性上的“紅磚墻”在采用22nm技術節點時就已經出現，繼續縮小尺寸已經不能降低單位晶體管的成本。如今，越來越難以找到一種解決方案來滿足在增加器件性能的同時又能降低成本的要求。

　　光刻尺寸的進一步縮小會相應增加IC制造的復雜性，并且必須要使用日益昂貴的光刻設備，同時也會引入吏多的圖形化工序。3D-IC集成提供了一種能在滿足下一代器件性能/成本需求的同時，又避免了采用進一步縮小光刻尺寸的解決路徑。在另一方面，3D-IC集成還使半導體業界可以繼續使用具有較低復雜性的工藝，在保持一個較為寬松柵長的情況下來提升芯片的性能，而這些都不需要增加額外的成本。

　　盡管對于3D-IC集成的初步展望還是有些模糊，但還是對它的一些集成途徑來進行了分類，以在第三個維度上對未來的發展做出清晰的觀察‘2]。 目前3D-IC集成所處的狀態有點類似于穿越阿爾卑斯山脈，可以有不同的選項來越過山脈區域：明智地利用山谷;更加直接但也更危險地攀登和翻越;花大力氣修建隧道來進行穿越。最終最為經濟的工藝路線將會是組合了所有這三種途徑的結合體。在3D-IC領域我們看到現在正在出現一種類似的工藝過程，一些3D器件是在工藝制造過程的中期(MEOL)來形成立體結構的，而另一些是在工藝制造過程的后期(BEOL)通過芯片疊層來實現的。在未來，一些3D堆疊工序也將會向工藝上游推進而在工藝制造過程的前期(FEOL)中來完成。制造商會依據目標器件的類型、市場的規模和工藝的復雜程度來選擇究竟采用何種工藝路線。3D-IC篥成最具有成本優勢的方法應該是上述這三種工藝路線的結合。這就是說，未來對于很多應用場合，在前道制造工藝(FEOL)中實現3D-IC集成將具有更大的潛力來幫助降低成本、提升性能和提高能耗效率。

　　前道工藝(FEOL)目前仍然被看作為一個純粹的平面工藝，它是在硅襯底材料上實現器件的功能/性能。然而，許多具有創新性的工藝和材料，例如SiGe和其他材料的外延層，已經引入到前道工藝(FEOL)中來提升器件的性能。因此，平面和3D堆疊的界限已經開始變得模糊，并且這也為異質器件集成(例如制作在存儲器上的存儲器，制作在邏輯器件上的存儲器等等)的廣泛應用和發展鋪平了道路。