3、控制系統(tǒng)的實(shí)現(xiàn)

　　3.1 視頻處理器

圖3. 視頻處理器系統(tǒng)模型

　　視頻處理器主要完成的功能是視頻分割，視頻流控制，畫中畫，白平衡等常用的視頻處理技術(shù)。如圖3所示，視頻處理器配有兩路HDMI輸入接口和四路HDMI輸出接口，采用基于ARM+FPGA的系統(tǒng)架構(gòu)，配合DDR166SDRAM，并提供OLED和用戶接口，實(shí)現(xiàn)良好的人機(jī)互動(dòng)能力，方便用戶使用。視頻處理器接收2路HDMI信號(hào)，根據(jù)用戶需要，將其融合成為一路HDMI視頻流，并分割為4路XGA格式輸出。

　　內(nèi)存的數(shù)據(jù)吞吐速度是本設(shè)計(jì)中的一個(gè)重點(diǎn)，如果內(nèi)存速度不夠，將會(huì)導(dǎo)致丟幀，反映到大屏幕上就會(huì)出現(xiàn)嚴(yán)重的抖動(dòng)，甚至無法顯示等問題。對(duì)于任意分辨率的視頻信號(hào)，其總帶寬由公式(1)計(jì)算得出。

　　公式(1)中，P為視頻總像素?cái)?shù)量，B為每個(gè)像素的色彩深度，R為刷新周期。由公式(1)可以得出1080p@60Hz的視頻信號(hào)的總帶寬為：

　　1,920x1,01 8x30bit=3.8Gbps

　　DDR166 SDRAM核心工作頻率僅為166Mhz，但由于DDR采用2BIT預(yù)讀取技術(shù)，每個(gè)時(shí)鐘周期處理2bit數(shù)據(jù)，而傳統(tǒng)的SDRAM每周期只處理1bit數(shù)據(jù)。因此DDRSDRAM比傳統(tǒng)的SDRAM的速度快了將近一倍，其每個(gè)I/O數(shù)據(jù)吞吐速率可達(dá)300Mhz。

　　根據(jù)DDRSDRAM的工作原理，可以得到計(jì)算DDRSDRAM帶寬的公式(2)：

　　公式(2)中，B為DDRSDRAM的數(shù)據(jù)位寬，為核心工作頻率，由公式(2)可計(jì)算求出主頻率166Mhz位寬30bit的內(nèi)存的總帶寬為9.9Gbps。但由于動(dòng)態(tài)內(nèi)存存在刷新和指令操作，實(shí)際帶寬不可能達(dá)到這個(gè)數(shù)值。

　　對(duì)于乒乓操作而言,輸入總帶寬和輸出總帶寬必須滿足下列關(guān)系：

　　如果和不滿足公式(3)的不等式關(guān)系，那么，在實(shí)時(shí)處理中將會(huì)丟失數(shù)據(jù)包，從而造成大屏幕抖動(dòng)或不能正常顯示。